• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    DieErfindung betrifft ein Verfahren und eine Einrichtung zum Kalibriereneiner probecard bzw. eines Halbleiter-Bauelement-Testgeräts, welcheaufweist:- einen ersten Anschluß (6a, 6g), an welchem einentsprechendes Signal, insbesondere Kalibrier-Signal, eingegebenwerden kann, und einen zweiten, mit dem ersten Anschluß (6a, 6h)verbundenen oder verbindbaren Anschluß (6b), an welchem das Signal,insbesondere Kalibrier-Signal, ausgegeben werden kann, und-einen dritten Anschluß (6c,6i), an welchem ein entsprechendes, weiteres Signal, insbesondereKalibrier-Signal, eingegeben werden kann, und einen vierten, mitdem dritten Anschluß (6c,6i) verbundenen oder verbindbaren Anschluß (6d, 6k), an welchem dasweitere Signal, insbesondere Kalibrier-Signal, ausgegeben werdenkann.
    公开号:DE102004031436A1
    申请号:DE200410031436
    申请日:2004-06-29
    公开日:2006-01-26
    发明作者:Thorsten Bucksch
    申请人:Infineon Technologies AG；
    IPC主号:G01R35-00
    专利说明:
    [0001] DieErfindung betrifft ein Verfahren zum Kalibrieren einer probecardbzw. eines Halbleiter-Bauelement-Testgeräts, sowie eine Einrichtungzum Kalibrieren einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts.
    [0002] Halbleiter-Bauelemente,z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise,Halbleiter-Speicherbauelementewie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente(z.B. ROMs und RAMs, insbesondere SRAMs und DRAMs), etc. werden – z.B. imhalbfertigen, und/oder im fertigen Zustand – an mehreren Test-Stationenumfangreichen Tests unterzogen.
    [0003] ZumTesten der Halbleiter-Bauelemente kann an der jeweiligen Test-Stationjeweils ein entsprechendes Halbleiter-Bauelement-Testgerät vorgesehen sein, welchesdie zum Testen der Halbleiter-Bauelemente erforderlichen Test-Signaleerzeugt.
    [0004] Beispielsweisekönnen – an einerersten Test-Station – diezum Testen von noch auf dem entsprechenden Wafer befindlichen Halbleiter-Bauelementeerforderlichen Signale z.B. von einem mit einer entsprechenden Halbleiter-Bauelement-Test-Karte(„probecard") verbundenen Testgerät erzeugt,und mittels entsprechenden, an der Test-Karte vorgesehenen nadelförmigen Anschlüssen („Kontakt-Nadeln") in die jeweiligenPads der Halbleiter-Bauelemente eingegeben werden.
    [0005] Diein Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementenan entsprechenden Pads ausgegebenen Signale werden von entsprechenden,nadelförmigenAnschlüssen („Kontakt-Nadeln") der probecard abgegriffen, und(z.B. übereine entsprechende, die probecard mit dem Testgerät verbindendeSignalleitung) an das Testgerätweitergeleitet, wo eine Auswertung der entsprechenden Signale stattfindenkann.
    [0006] Nachdem Zersägendes Wafers könnendie – danneinzeln zur Verfügungstehenden – Bauelementejeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung)geladen, und an eine weitere Test-Station weitertransportiert werden.
    [0007] Ander weiteren Test-Station werden die Carriers in entsprechende – mit einem(weiteren) Testgerätverbundene – Adapterbzw. Sockel eingesteckt, und dann das in dem jeweiligen Carrierbefindliche Bauelement entsprechenden (weiteren) Testverfahren unterzogen.
    [0008] ZumTesten der in den Carriern befindlichen Halbleiter-Bauelemente werdendie entsprechenden, vom Testgerätausgegebenen Test-Signale überden Adapter, und den Carrier (bzw. entsprechende Anschlüsse desCarriers) an die entsprechenden Pads des jeweiligen Halbleiter-Bauelementsweitergeleitet.
    [0009] Diein Reaktion auf die eingegebenen Test-Signale von den Halbleiter-Bauelementenan entsprechenden Pads ausgegebenen Signale werden von entsprechendenCarrier-Anschlüssenabgegriffen, und überden Adapter (und eine entsprechende, den Adapter mit dem Testgerät verbindendeSignalleitung) an das Testgerätweitergeleitet, wo eine Auswertung der entsprechenden Signale stattfinden kann.
    [0010] Aufentsprechend ähnlicheWeise können dieHalbleiter-Bauelementez.B. auch nach derem endgültigenEinbau in entsprechende Bauelement-Gehäuse (z.B. entsprechende steck- oder oberflächenmontierbareGehäuse)getestet werden, und/oder nach dem Einbau der – mit entsprechenden Halbleiter- Bauelementen versehenen – Gehäuse in entsprechende,elektronische Module, etc.
    [0011] Umbei den o.g. Testverfahren eine hohe Genauigkeit zu erreichen (insbesondereeine hohe Genauigkeit bei den bei den o.g. Testverfahren verwendetenbzw. gemessenen Signalen), kann das jeweilige Testgerät – vor Beginndes eigentlichen Testverfahrens – einem Kalibrier- bzw. Setup-Prozessunterzogen werden.
    [0012] Beispielsweisekann vom jeweilige Testgerät aneiner – dasentsprechende Testgerätmit der jeweiligen probecard, dem jeweiligen Adapter (z.B. dem jeweiligenCarrier- oder Gehäuse-Adapter),etc. verbindenden – Signalleitungein entsprechendes Kalibrier-Signal ausgegeben werden, und vom Testgerät das durchdas Kalibrier-Signal hervorgerufene Reflexions-Signal gemessen,und ausgewertet werden.
    [0013] DiesesVerfahren ist relativ ungenau.
    [0014] Alternativkönnensog. Punkt-zu-Punkt-Kalibrier- bzw. Punkt-zu-Punkt-Setup-Verfahren verwendet werden.
    [0015] Beidiesen Verfahren wird das vom Testgerät an der o.g. Signalleitungausgegebene Kalibrier-Signal (z.B. von einer entsprechenden Kalibrier-Einrichtung)dort – bzw.ungefährdort – gemessen,und ausgewertet, wo es – beimspäteren,eigentlichen Test – jeweilsvom jeweiligen Bauelement empfangen werden würde.
    [0016] Dadurchkann sichergestellt werden, dass die vom jeweiligen Bauelement – beim späteren, eigentlichenTest – vomTestgerätempfangenen Signale den fürden jeweiligen Test jeweils gewünschten Test-Signalenentsprechen (mit möglichstexakt den jeweils gewünschtenSpannungshöhen,und/oder mit möglichstexakt dem jeweils gewünschten,zeitlichen Verlauf, etc.).
    [0017] DasTesten von noch auf einem entsprechenden Wafer befindlichen Halbleiter-Bauelementenmit Hilfe der o.g. probecards (und entsprechend auch das Kalibrierendes jeweils verwendeten Testgeräts)kann in einem – vonder Umwelt abgeschlossenen – Sub-System(z.B. einem entsprechenden Mikro-Reinraum-System) stattfinden.
    [0018] ZurDurchführungder o.g. Kalibrier- bzw. Setup-Verfahren ist das jeweilige Testgerät – über eine entsprechendeSignalleitung – miteiner entsprechenden (innerhalb des Sub-Systems bewegbaren), mehrere (z.B. drei)nadelförmigeAnschlüssebzw. Kontakt-Nadeln aufweisenden Einrichtung verbunden (z.B. einerSPP bzw. short pin plate).
    [0019] ZumKalibrieren des Testgerätswird die SPP (short pin plate) so zu einer Kalibrier-Einrichtung(z.B. einer NAC- bzw. needle auto calibration-Einrichtung), insbesonderederen NAC-Platte(needle auto calibration plate) hin bewegt, dass die – jeweilsgewünschten – Anschlüsse bzw.Kontakt-Nadeln der SPP die – jeweilsgewünschten – Anschlüsse (Pads)der Kalibrier-Einrichtung(NAC) (bzw. die – jeweilsgewünschten – Anschlüsse vonderen Kontakt-Platte (needle auto calibration plate)) kontaktieren.
    [0020] Einvon dem Testgerät – über dieo.g. Signalleitung – ausgegebenesKalibrier-Signal kann dann von der Kalibrier-Einrichtung gemessen, und ausgewertetwerden.
    [0021] Aufentsprechend umgekehrte Weise kann z.B. auch ein von der Kalibrier-Einrichtungausgegebenes (weiteres) Kalibrier-Signal (über ein entsprechendes NAC-Pad,und eine entsprechende SPP-Kontakt-Nadel) an das Testgerät weitergeleitet, unddort gemessen, und ausgewertet werden.
    [0022] Nachder Kalibrierung des Testgerätskann dann die SPP wieder von der NAC-Einrichtung, insbesondere derNAC-Platte entfernt werden, und daraufhin z.B. ein entsprechendesprobecard-Kalibrier- bzw.Setup-Verfahren durchgeführtwerden.
    [0023] Hierzukann die probecard (entsprechend ähnlich wie vorher die SPP)so zur o.g. Kalibrier-Einrichtung (NAC-Einrichtung, insbesonderederen NAC-Platte (needle auto calibration plate)) hin bewegt werden,dass die – jeweilsgewünschten – Anschlüsse bzw.Kontakt-Nadeln der probecard die – jeweils gewünschten – Anschlüsse (Pads)der Kalibrier-Einrichtung kontaktieren.
    [0024] Einentsprechendes, von der Kalibrier-Einrichtung (NAC-Einrichtung) ausgesendetesKalibrier-Signal wird dann – über einentsprechendes NAC-Pad, und eine entsprechende, dieses kontaktierendeprobecard-Kontakt-Nadel an die probecard weitergeleitet.
    [0025] Dasin Reaktion auf das eingegebene Kalibrier-Signal von der probecardan einer entsprechenden Kontakt-Nadel ausgegebene Signal wird voneinem entsprechenden – mitder Kontakt-Nadel in Kontakt stehenden – NAC-Pad abgegriffen, unddann durch die Kalibrier-Einrichtung gemessen und ausgewertet.
    [0026] VonNachteil bei der o.g. Vorgehensweise ist u.a., dass beim Kalibrierendes Test-Gerätsdie Kalibrier-Signale überzusätzlichePins (nämlichdie o.g. SPP-Kontakt-Nadeln) geleitet werden müssen, was zu Ungenauigkeitenführenkann.
    [0027] DieErfindung hat zur Aufgabe, eine neuartige Einrichtung und ein neuartigesVerfahren zum Kalibrieren einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts zur Verfügung zustellen.
    [0028] Sieerreicht dieses und weitere Ziele durch die Gegenstände derAnsprüche1 und 10.
    [0029] VorteilhafteWeiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
    [0030] Imfolgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnungnäher erläutert. Inder Zeichnung zeigt:
    [0031] 1 eineschematische Darstellung des prinzipiellen Aufbaus eines – gemäß dem Standder Technik – zumTesten von auf einem Wafer angeordneten Halbleiter-Bauelementenverwendeten Halbleiter-Bauelement-Test-Systems, mit einer probecard, undeinem daran angeschlossenen und Testgerät;
    [0032] 2 eineschematische Darstellung des prinzipiellen Aufbaus von – gemäß einemAusführungsbeispielder Erfindung – zumKalibrieren des in 1 gezeigten Test-Systems, bzw.des dort gezeigten Testgerätsbzw. der probecard verwendeten Einrichtungen; und
    [0033] 3 eineschematische Darstellung eines – zumKalibrieren des in 1 gezeigten Test-Systems, bzw.des dort gezeigten Testgerätsbzw. der probecard verwendeten – Wafers,von oben her betrachtet, zur Veranschaulichung von auf dem Wafer vorgesehenenKalibrier-Routing-Strukturen.
    [0034] In 1 isteine schematische Darstellung des prinzipiellen Aufbaus eines – gemäß dem Stand derTechnik – aneiner Test-Station 3 zum Testen von auf einem – herkömmlichen – Wafer 11 angeordneten bzw.gefertigten Halbleiter-Bauelementen verwendeten Halbleiter-Bauelement-Test-Systems 5 gezeigt.
    [0035] Beiden – nochauf dem Wafer 11 (d.h. der entsprechenden Silizium-Scheibe)befindlichen, zu testenden – Halbleiter-Bauelementen kannes sich z.B. um entsprechende, integrierte (analoge bzw. digitale)Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelementewie z.B. Funktionsspeicher-Bauelemente(PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondereum SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memoriesbzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs= Double Data Rate – DRAMs)).
    [0036] Diezum Testen der – nochauf der Silizium-Scheibe bzw. dem Wafer 11 befindlichen – Halbleiter-BauelementebenötigtenTest-Signale werden von einem Testgerät 4 (hier ein DC-Testgerät) über eineoder mehrere entsprechende Signalleitungen („Treiberkanäle" 8a, 8b, 8c)an eine Halbleiter-Bauelement-Test-Karte bzw. probecard 2 weitergeleitet, und – über entsprechende,an der probecard vorgesehene Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e – an entsprechendeauf den Halbleiter-Bauelementen vorgesehene Anschlüsse bzw.Pads.
    [0037] Wieaus 1 (und 2) hervorgeht, erstrecken sichdie Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e vonder Unterseite der probecard 2 aus nach unten.
    [0038] Diein Reaktion auf die eingegebenen Test-Signale an entsprechenden(z.B. den o.g., oder hiervon unterschiedlichen) Halbleiter-Bauelement-Anschlüssen bzw.Pads ausgegebenen Signale werden – entsprechend umgekehrt wieoben beschrieben – vonentsprechenden Kontakt-Nadeln 7a, 7b, 7c, 7d, 7e derprobecard 2 abgegriffen, und über die o.g. oder eine odermehrere weitere Signalleitungen („Komparatorkanäle" 9a, 9b, 9c)dem Testgerät 4 zugeführt, wodann eine Auswertung der entsprechenden Signale stattfinden kann.
    [0039] Wieaus 1 hervorgeht, sind die o.g. probecard 2,die zu testenden Halbleiter-Bauelemente (bzw. der Wafer 11)(sowie ggf. auch das o.g Testgerät 4)an der Test-Station 3 in einem – von der Umwelt abgeschlossenen – Sub-System(z.B. einem entsprechenden Mikro-Reinraum-System) angeordnet.
    [0040] ZumKalibrieren des Test-Systems 5, bzw. des dort gezeigtenTestgeräts 4 bzw.der probecard 2 (z.B. vor der Durchführung der o.g. Test-Verfahren (und/oderzwischen mehreren, an der o.g. Test-Station 3 durchgeführten Test-Verfahren))kann gemäß einemAusführungsbeispielder Erfindung z.B. das anhand von 2 und 3 imfolgenden genauer beschriebene Verfahren eingesetzt werden (unterVerwendung z.B. des in 2 gezeigten, z.B. einem entsprechendenMikro-Reinraum-Systemangeordneten Aufbaus, bzw. – insbesondere – unterVerwendung des in 2 und 3 gezeigten,speziellen Kalibrier-Wafers 1 mit speziellen Kalibrier-Routing-Strukturen (bzw.mit einer speziell strukturierten Metallisierungsschicht)).
    [0041] Ausden vorhandenen Testerkanälen(d.h. den Treiberkanälen 8a, 8b, 8c,und den Komparatorkanälen 9a, 9b, 9c)wird jeweils ein Treiberkanal, und jeweils ein Komparatorkanal alsReferenz-Treiberkanal und als Referenz-Komparatorkanal ausgewählt (z.B.der Treiberkanal 8a als Referenz-Treiberkanal, und der Komparatorkanal 9a alsReferenz-Komparatorkanal).
    [0042] Wieim folgenden noch genauer erläutert wird,wird das Kalibrierverfahren in mehreren Schritten Ia, Ib, Ic, IIa,IIb, IIc, etc. durchgeführt,für die – wie in 3 gezeigtist – eindem jeweiligen Verfahrensschritt zugeordnetes Wafer-StrukturfeldIa, Ib, Ic, IIa, IIb, IIc (von mehreren, auf dem Wafer 1 vorgesehenenStrukturfeldern Ia, Ib, Ic, IIa, IIb, IIc) verwendet wird.
    [0043] Gemäß 2 istjeder Testerkanal (genauer: jeder Treiberkanal 8a, 8b, 8c,und jeder Komparatorkanal 9a, 9b, 9c)elektrisch mit einer jeweils zugeordneten Kontakt-Nadel der probecard 2 verbunden.
    [0044] Wieim folgenden noch genauer erläutert wird,kann im Testgerät 4 – für jedenTreiber- und für jedenKomparatorkanal 8a, 8b, 8c, 9a, 9b, 9c – ein entsprechendes,separates Verzögerungs-Gliedvorgesehen sein.
    [0045] Diefür dieTreiberkanäle 8a, 8b, 8c vorgesehenenVerzögerungsgliederbeaufschlagen die vom Testgerät 4 über denjeweiligen Treiberkanal ausgegebenen Signale (z.B. entsprechendeKalibrier-Test-Signale) mit einer entsprechend variabel einstellbarenVerzögerungszeit;auf entsprechend ähnlicheWeise beaufschlagen auch die fürdie Komparatorkanäle 9a, 9b, 9c vorgesehenenVerzögerungsgliederdie vom Testgerät 4 über denjeweiligen Komparatorkanal empfangenen Signale (z.B. entsprechendeKalibrier-Test-Signale)mit einer entsprechend variabel einstellbaren Verzögerungszeit.
    [0046] Beieinem (ersten) Schritt Ia des Kalibrierverfahrens wird der Wafer 1 (vorteilhaftautomatisch, d.h. durch eine entsprechende Maschine) so zur Unterseiteder probecard 2 hin bewegt (vgl. z.B. die in 2 gezeigtenPfeile A, B), dass die dem Referenz-Treiberkanal 8a zugeordnete,und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in einem(ersten) Strukturfeld Ia des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenes Kontakt-Feld 6a kontaktiert,und dass eine einem ((ersten) Nicht-Referenz-) Komparatorkanal (z.B. demKomparatorkanal 9b) zugeordnete, und mit diesem elektrischverbundene Kontakt-Nadel der probecard 2 – in dem(ersten) Strukturfeld Ia des Wafers 1 – ein für diesen Komparatorkanal 9b vorgesehenes Kontakt-Feld 6b kontaktiert.
    [0047] Wieaus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6a – imersten Strukturfeld Ia des Wafers 1 – über eine entsprechende, durchdie Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffeneLeitung 10a elektrisch mit dem für den ((ersten) Nicht- Referenz-) Komparatorkanal 9b vorgesehenenKontakt-Feld 6b verbunden.
    [0048] Einvom Testgerät 4 amReferenz-Treiberkanal 8a (zu einem bestimmten, z.B. inBezug zu einem Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunktt0) angelegtes – durch ein entsprechendes,für denReferenz-Treiberkanal 8a vorgesehenes Verzögerungs-Gliedentsprechend zeitlich verzögert ausgegebenes – Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal wird über den Referenz-Treiberkanal 8a unddie diesem zugeordnete Kontakt-Nadel der probecard 2 andas fürden Referenz-Treiberkanal 8a vorgesehene Kontakt-Feld 6a weitergeleitet.
    [0049] Vondem Kontakt-Feld 6a aus wird das Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10a andas fürden o.g. Komparatorkanal 9b vorgesehene Kontakt-Feld 6b weitergeleitet,und dort von der dem Komparatorkanal 9b zugeordneten Kontakt-Nadelder probecard 2 abgegriffen, und zu einem (z.B. auf denReferenz-Takt (z.B. dessen positive Flanke beziehbaren, aufgrundder Signal-Laufzeitgegenüberdem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,1,1 („Test-Signal-Eingabe-Zeitpunkt") über deno.g. Komparatorkanal 9b dem Testgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch ein entsprechendes, für den Komparatorkanal 9b vorgesehenesVerzögerungs-Gliedentsprechend zeitlich verzögertin das Testgerät 4 eingegebenwird).
    [0050] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,1,1 desdurch den Komparatorkanal 9b zugeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit einem – vorbestimmten(ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkttx verglichen (Kalibrier-Verfahren-Sub-Schritt Ia,1).
    [0051] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,1 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Komparatorkanal 9b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0052] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,1 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0053] Daraufhinwird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a (zueinem entsprechend identischen, z.B. in Bezug zum Referenz-Takt(z.B. dessen positive Flanke) gewählten Zeitpunkt t0,wie oben) ein – durchdas Verzögerungs-Gliedentsprechend (identisch) zeitlich verzögertes – Kalibrier-Test-Signal bzw.Kalibrier-Test-Impuls-Signalangelegt, und überden Referenz-Treiberkanal 8a und die diesem zugeordneteKontakt-Nadel der probecard 2, das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6a, die Wafer-Leitung 10a, das für den o.g.Komparatorkanal 9b vorgesehene Kontakt-Feld 6b,die dem Komparatorkanal 9b zugeordnete Kontakt-Nadel derprobecard 2, und den Komparatorkanal 9b dem Testgerät 4 zugeführt (wobei dasKalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9b vorgeseheneVerzögerungs-Gliedentsprechend mehr oder weniger stark, als vorher zeitlich verzögert zueinem Test-Signal-Eingabe-Zeitpunkt tx,1,2 indas Testgerät 4 eingegebenwird).
    [0054] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,1,2 desdurch den Komparatorkanal 9b zugeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-SchrittIa,2).
    [0055] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,2 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Komparatorkanal 9b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0056] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,1,2 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Komparatorkanal 9b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0057] Daraufhinwird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt tx,1,3 desdurch den Komparatorkanal 9b rückgeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird,dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw. im Wesentlichen identischsind (Kalibrier-Verfahren-Sub-SchrittIa,3).
    [0058] Diedurch das dem Komparatorkanal 9b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeittdelay,1,1 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden in einer entsprechenden Speichereinrichtung desTestgeräts 4 abgespeichert(Kalibrier-Verfahren-Sub-Schritt Ia,4).
    [0059] Daraufhinwird – absichtlich – die Einstellung desdem Komparatorkanal 9b zugeordneten Verzögerungsgliedswieder entsprechend geändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ia,1–Ia,4 entsprechendeSchritte durchgeführt.
    [0060] Mitanderen Worten wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9b rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend – andersals vorher – verzögerten Kalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkttx verglichen, etc., etc., bis – erneut – ermittelt wird,dass der Test-Signal-Eingabe-Zeitpunkt,und der Referenz-Zeitpunkt tx identischbzw. im Wesentlichen identisch sind.
    [0061] Diedurch das dem Komparatorkanal 9b zugeordnete Verzögerungsglieddann hervorgerufene Verzögerungszeittdelay,1,2 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung desTestgeräts 4 abgespeichert.
    [0062] Daraufhinkann – erneut – absichtlichdie Einstellung des dem Komparatorkanal 9b zugeordneten Verzögerungsgliedswieder entsprechend geändert, z.B.die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert werden, und könnenerneut den o.g. Kalibrier-Verfahren-Sub-SchrittenIa,1–Ia,4entsprechende Schritte durchgeführtwerden.
    [0063] Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts,und Referenz-Zeitpunkts tx – für das demKomparatorkanal 9b zugeordnete Verzögerungsglied dann ermittelteVerzögerungszeittdelay,1,3 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der Speichereinrichtungdes Testgeräts 4 abgespeichert,usw.
    [0064] Alsletztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten,für dasdem Komparatorkanal 9b zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,1,1, tdelay,1,2,tdelay,1,3, etc. gebildet, und die so ermittelte(Mittelwerts-)Verzögerungszeit(bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds)für denNormalbetrieb des Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechendeVerzögerungsglied festeingestellt.
    [0065] Durchdie mehrfache Durchführungder o.g. Kalibrier-Verfahren-Sub-Schritte,und die o.g. Verzögerungszeit-Berechung können beiEinzel-Messungen auftretende Fehler und Meß-Abweichungen herausgemitteltwerden, und dadurch die Kalibrier-Genauigkeit erhöht werden.
    [0066] Daraufhinwird ein zweiter (Haupt-) Schritt Ib des Kalibrierverfahrens durchgeführt: Hierbeiwird der Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechendeMaschine) zunächstwieder von der Unterseite der probecard weg-, und dann in seitlicher Richtungbewegt, und daraufhin so zur Unterseite der probecard 2 hinbewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dassdie dem Referenz-Treiberkanal 8a zugeordnete, und mit diesemelektrisch verbundene Kontakt-Nadelder probecard 2 – ineinem (zweiten) Strukturfeld Ib des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenesKontakt-Feld 6c kontaktiert, und dass eine einem ((zweiten)Nicht-Referenz-) Komparatorkanal (z.B. dem Komparatorkanal 9c)zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadelder probecard 2 – indem (zweiten) Strukturfeld Ib des Wafers 1 – ein für diesen Komparatorkanal 9c vorgesehenesKontakt-Feld 6d kontaktiert.
    [0067] Wieaus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6c – imzweiten Strukturfeld Ib des Wafers 1 – über eine entsprechende, durchdie Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffeneLeitung 10b elektrisch mit dem für den ((zweiten) Nicht-Referenz-) Komparatorkanal 9c vorgesehenenKontakt-Feld 6d verbunden.
    [0068] Einvom Testgerät 4 amReferenz-Treiberkanal 8a (zu einem bestimmten, z.B. inBezug zu einem Referenz-Takt (z.B. dessen positive Flanke) gewählten, demo.g. Referenz-Zeitpunkt entsprechenden Zeitpunkt t0)angelegtes – durchdas entsprechende, fürden Referenz-Treiberkanal 8a vorgesehene Verzögerungs-Gliedentsprechend zeitlich verzögert ausgegebene – Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signalwird überden Referenz-Treiberkanal 8a und die diesem zugeordneteKontakt-Nadel der probecard 2 an das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6c weitergeleitet.
    [0069] Vondem Kontakt-Feld 6c aus wird das Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10b andas fürden o.g. Komparatorkanal 9c vorgesehene Kontakt-Feld 6d weitergeleitet,und dort von der dem Komparatorkanal 9c zugeordneten Kontakt-Nadelder probecard 2 abgegriffen, und zu einem (z.B. auf denReferenz-Takt (z.B. dessen positive Flanke) beziehbaren, aufgrundder Signal-Laufzeitgegenüberdem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunkt verzögerten) Zeitpunkt tx,2,1 („Test-Signal-Eingabe-Zeitpunkt") über deno.g. Komparatorkanal 9c dem Testgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch ein entsprechendes, für den Komparatorkanal 9c vorgesehenesVerzögerungs-Gliedentsprechend zeitlich verzögertin das Testgerät 4 eingegebenwird).
    [0070] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,2,1 desdurch den Komparatorkanal 9c zugeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – o.g.,vorbestimmten (ebenfalls auf die z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkttx verglichen (Kalibrier-Verfahren-Sub-SchrittIb,1).
    [0071] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,1 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Komparatorkanal 9c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0072] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,1 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0073] Daraufhinwird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a (zueinem entsprechend identischen, z.B. in Bezug zum Referenz-Takt(z.B. dessen positive Flanke) gewählten Zeitpunkt t0,wie oben) ein – durchdas Verzögerungs-Gliedentsprechend (identisch) zeitlich verzögertes – Kalibrier-Test-Signal bzw.Kalibrier-Test-Impuls-Signalangelegt, und überden Referenz-Treiberkanal 8a und die diesem zugeordneteKontakt-Nadel der probecard 2, das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6c, die Wafer-Leitung 10b, das für den o.g:Komparatorkanal 9c vorgesehene Kontakt-Feld 6d,die dem Komparatorkanal 9c zugeordnete Kontakt-Nadel derprobecard 2, und den Komparatorkanal 9c dem Testgerät 4 zugeführt (wobei dasKalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9c vorgeseheneVerzögerungs-Glied entsprechendmehr oder weniger stark, als vorher zeitlich verzögert zueinem Test-Signal-Eingabe-Zeitpunkt tx,2,1 indas Testgerät 4 eingegebenwird).
    [0074] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,2,2 desdurch den Komparatorkanal 9c zugeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-SchrittIb,2).
    [0075] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,1 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Komparatorkanal 9c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0076] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,2,2 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Komparatorkanal 9c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0077] Daraufhinwird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt tx,2,3 desdurch den Komparatorkanal 9c rückgeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird,dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw. im Wesentlichen identischsind (Kalibrier-Verfahren-Sub-SchrittIb,3).
    [0078] Diedurch das dem Komparatorkanal 9c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeittdelay,2,1 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden in einer entsprechenden Speichereinrichtung desTestgeräts 4 abgespeichert(Kalibrier-Verfahren-Sub-Schritt Ib,4).
    [0079] Daraufhinwird – absichtlich – die Einstellung desdem Komparatorkanal 9c zugeordneten Verzögerungsgliedswieder entsprechend geändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten Ib,1–Ib,4 entsprechendeSchritte durchgeführt.
    [0080] Mitanderen Worten wird erneut vom Testgerät 4 am Referenz-Treiberkanal 8a einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9c rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend – andersals vorher – verzögerten Kalibrier-Test-Signalsgemessen, mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, bis – erneut – ermittelt wird, dass der Test-Signal-Eingabe-Zeitpunkt, und derReferenz-Zeitpunkt tx identisch bzw. imWesentlichen identisch sind.
    [0081] Diedurch das dem Komparatorkanal 9c zugeordnete Verzögerungsglieddann hervorgerufene Verzögerungszeittdelay,2,2 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtung desTestgeräts 4 abgespeichert.
    [0082] Daraufhinkann – erneut – absichtlichdie Einstellung des dem Komparatorkanal 9c zugeordneten Verzögerungsgliedswieder entsprechend geändert, z.B.die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert werden, und könnenerneut den o.g. Kalibrier-Verfahren-Sub-SchrittenIb,1–Ib,4entsprechende Schritte durchgeführtwerden.
    [0083] Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts,und Referenz-Zeitpunkts tx – für das demKomparatorkanal 9c zugeordnete Verzögerungsglied dann ermittelteVerzögerungszeittdelay,2,3 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der Speichereinrichtungdes Testgeräts 4 abgespeichert,usw.
    [0084] Alsletztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten,für dasdem Komparatorkanal 9c zugeordnete Verzögerungsglied ermittelten Verzögerungszeiten tdelay,2,1, tdelay,2,2,tdelay,2,3, etc. gebildet, und die so ermittelte(Mittelwerts-)Verzögerungszeit(bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds)für denNormalbetrieb des Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechendeVerzögerungsglied festeingestellt.
    [0085] Daraufhinkann ein dritter (Haupt-) Schritt Ic des Kalibrierverfahrens durchgeführt werden: Hierbeiwird der Wafer 1 (vorteilhaft automatisch, d.h. durch eineentsprechende Maschine) zunächstwieder von der Unterseite der probecard weg-, und dann in seitlicherRichtung bewegt, und daraufhin so zur Unterseite der probecard 2 hinbewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dassdie dem Referenz-Treiberkanal 8a zugeordnete, und mit diesem elektrischverbundene Kontakt-Nadelder probecard 2 – ineinem (dritten) Strukturfeld Ic des Wafers 1 – ein für den Referenz-Treiberkanal 8a vorgesehenes Kontakt-Feld 6e kontaktiert,und dass eine einem ((dritten) Nicht-Referenz-) Komparatorkanalzugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadelder probecard 2 – indem (dritten) Strukturfeld Ic des Wafers 1 – ein für diesen(dritten) Komparatorkanal vorgesehenes Kontakt-Feld 6f kontaktiert.
    [0086] Wieaus 3 hervorgeht, ist das für den Referenz-Treiberkanal 8a vorgeseheneKontakt-Feld 6e – imdritten Strukturfeld Ic des Wafers 1 – über eine entsprechende, durchdie Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffeneLeitung 10c elektrisch mit dem für den ((dritten) Nicht-Referenz-) Komparatorkanalvorgesehenen Kontakt-Feld 6f verbunden.
    [0087] Alsnächsteskönnen – für den ((dritten) Nicht-Referenz-)Komparatorkanal – dannentsprechend mehrfach hintereinander entsprechende Kalibrier-Verfahren-Sub-Schrittedurchgeführtwerden, wie oben fürden ersten und zweiten Nicht-Referenz-Komparatorkanal anhand der Kalibrier-Verfahren-SubschritteIa,1–Ia,4bzw. Ib,1–Ib,4erläutert(d.h. – mehrfachhintereinander – deno.g. Kalibrier-Verfahren-Subschritten Ia,1–Ia,4 bzw. Ib,1–Ib,4 entsprechendeKalibrier-Verfahren-Subschritte).
    [0088] Dabeikönnen – entsprechendwie oben erläutert – für den ((dritten)Nicht-Referenz-) Komparatorkanal, bzw. das diesem zugeordnete VerzögerungsgliedVerzögerungszeitenermittelt werden, für dieder Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkts tx identisch bzw. im Wesentlichen identischsind.
    [0089] Daraufhinkann – wiederum – ein Mittelwert derentsprechenden, ermittelten Verzögerungszeiten gebildetwerden, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieserzugeordnete Einstellung des Verzögerungsglieds)für denNormalbetrieb des Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellungfür dasentsprechende Verzögerungsgliedfest eingestellt werden.
    [0090] Deno.g. Verfahrensschritten Ia, Ib, Ic entsprechende Schritte (mitjeweils mehrfach hintereinander durchgeführten, den o.g. Kalibrier-Verfahren-SubschrittenIa,1–Ia,4bzw. Ib,1–Ib,4entsprechenden Kalibrier-Verfahren-Subschritten) werden – unterVerwendung des o.g. Referenz-Treiberkanals 8a – für sämtlicheNicht-Referenz-Komparatorkanäle durchgeführt.
    [0091] Daraufhin(oder alternativ bereits vor den o.g. Verfahrens-Schritten Ia, Ib, Ic) werden – unter Verwendungdes o.g. Referenz-Komparatorkanals (hier: des Komparatorkanals 9a)anstelle des Referenz-Treiberkanals (hier: des Treiberkanals 8a) – den o.g.Verfahrens-Schritten Ia, Ib, Ic entsprechende Verfahrens-SchritteIIa, IIb, IIc durchgeführt: Beispielsweisewird bei einem – z.B.im Anschluß an dieo.g. Verfahrens-Schritte Ia, Ib, Ic durchgeführten – Verfahrens-Schritt IIa des Kalibrierverfahrensder Wafer 1 (vorteilhaft automatisch, d.h. durch eine entsprechendeMaschine) so zur Unterseite der probecard 2 hin bewegt(vgl. z.B. die in 2 gezeigten Pfeile A, B), dassdie einem ((ersten) Nicht-Referenz-)Treiberkanal 8b zugeordnete, und mit diesem elektrischverbundene Kontakt-Nadel der probecard 2 – in einem(vierten) Strukturfeld IIa des Wafers 1 – ein für diesenTreiberkanal 8b vorgesehenes Kontakt-Feld 6g kontaktiert,und dass eine dem Referenz-Komparatorkanal 9a zugeordnete,und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem(vierten) Strukturfeld IIa des Wafers 1 – ein für diesenKomparatorkanal 9a vorgesehenes Kontakt-Feld 6h kontaktiert.
    [0092] Wieaus 3 hervorgeht, ist das für den Treiberkanal 8b vorgeseheneKontakt-Feld 6g – im viertenStrukturfeld IIa des Wafers 1 – über eine entsprechende, durchdie Kalibrier-Routing-Strukturauf dem Wafer 1 geschaffene Leitung 10d elektrischmit dem fürden Referenz-Komparatorkanal 9a vorgesehenen Kontakt-Feld 6h verbunden.
    [0093] Einvom Testgerät 4 amTreiberkanal 8b (zu einem bestimmten, z.B. in Bezug zueinem Referenz-Takt (z.B. dessen positive Flanke) gewählten Zeitpunktt0) angelegtes – durch ein entsprechendes, für den Treiberkanal 8b vorgesehenesVerzögerungs-Gliedentsprechend zeitlich verzögertausgegebenes – Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signalwird überden Treiberkanal 8b und die diesem zugeordnete Kontakt-Nadelder probecard 2 an das für den Treiberkanal 8b vorgeseheneKontakt-Feld 6g weitergeleitet.
    [0094] Vondem Kontakt-Feld 6g aus wird das Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signah über die o.g. Wafer-Leitung 10d andas fürden o.g. Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6h weitergeleitet,und dort von der dem Referenz-Komparatorkanal 9a zugeordnetenKontakt-Nadel der probecard 2 abgegriffen, und zu einem (z.B.auf den Referenz-Takt (z.B. dessen positive Flanke) beziehbaren,aufgrund der Signal-Laufzeit gegenüber dem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunktverzögerten)Zeitpunkt tx,4,1 („Test-Signal-Eingabe-Zeitpunkt") über deno.g. Referenz-Komparatorkanal 9a demTestgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch ein entsprechendes, für den Referenz-Komparatorkanal 9a vorgesehenesVerzögerungs-Gliedentsprechend zeitlich verzögertin das Testgerät 4 eingegebenwird).
    [0095] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,4,1 desdurch den Referenz-Komparatorkanal 9a zugeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit einem – vorbestimmten(ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen,zum o.g. Referenz-Zeitpunkt identischen) – Referenz-Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-Schritt IIa,1).
    [0096] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,1 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Treiberkanal 8b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0097] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,1 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0098] Daraufhinwird erneut vom Testgerät 4 am Treiberkanal 8b (zueinem entsprechend identischen, z.B. in Bezug zum Referenz-Takt (z.B. dessenpositive Flanke) gewähltenZeitpunkt t0, wie oben) ein – durchdas Verzögerungs-Gliedentsprechend unterschiedlich stark, z.B. entsprechend mehr oderweniger stark, als vorher zeitlich verzögertes – Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und überden Treiberkanal 8b und die diesem zugeordnete Kontakt-Nadelder probecard 2, das für denTreiberkanal 8b vorgesehene Kontakt-Feld 6g, dieWafer-Leitung 10d, das für den o.g. Referenz-Komparatorkanal 9a vorgeseheneKontakt-Feld 6h, die dem Referenz-Komparatorkanal 9a zugeordneteKontakt-Nadel der probecard 2, und den Referenz-Komparatorkanal 9a demTestgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch das entsprechende, für den Referenz-Komparatorkanal 9a vorgeseheneVerzögerungs-Gliedidentisch wie vorher zeitlich verzögert wird, und zu einem vomo.g. Test-Signal-Eingabe-Zeitpunkttx,4,1 unterschiedlichen Signal-Eingabe-Zeitpunkttx,4,2 in das Testgerät 4 eingegeben wird).
    [0099] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,4,2 desdurch den Referenz-Komparatorkanal 9b zugeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – vorbestimmten – Referenz-Zeitpunkttx verglichen (Kalibrier-Verfahren-Sub-Schritt IIa,2).
    [0100] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,2 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Treiberkanal 8b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0101] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,4,2 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Treiberkanal 8b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0102] Daraufhinwird erneut vom Testgerät 4 am Treiberkanal 8b einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt,und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkttx,4,3 des durch den Referenz-Komparatorkanal 9a rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird,dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw. im Wesentlichen identischsind (Kalibrier-Verfahren-Sub-SchrittIIa,3).
    [0103] Diedurch das dem Treiberkanal 8b zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeittdelay,4,1 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden in einer entsprechenden Speichereinrichtung desTestgeräts 4 abgespeichert(Kalibrier-Verfahren-Sub-Schritt IIa,4).
    [0104] Daraufhinwird – absichtlich – die Einstellung desdem Treiberkanal 8b zugeordneten Verzögerungsglieds wieder entsprechendgeändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIa,1–Ia,4 entsprechendeSchritte durchgeführt.
    [0105] Mitanderen Worten wird erneut vom Testgerät 4 am Treiberkanal 8b einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt des durch den Komparatorkanal 9a rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, etc., etc., bis – erneut – ermitteltwird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw. im Wesentlichen identischsind.
    [0106] Diedurch das dem Treiberkanal 8b zugeordnete Verzögerungsglieddann hervorgerufene Verzögerungszeittdelay,4,2 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtungdes Testgeräts 4 abgespeichert.
    [0107] Daraufhinkann – erneut – absichtlichdie Einstellung des dem Treiberkanal 8b zugeordneten Verzögerungsgliedswieder entsprechend geändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert werden, und könnenerneut den o.g. Kalibrier-Verfahren-Sub-SchrittenIIa,1–IIa,4entsprechende Schritte durchgeführtwerden.
    [0108] Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts,und Referenz-Zeitpunkts tx – für das demTreiberkanal 8b zugeordnete Verzögerungsglied dann ermittelte Verzögerungszeittdelay,4,3 (bzw. die jeweilige Einstellungdes Verzögerungsglieds charakterisierendeDaten) werden – erneut – in der Speichereinrichtungdes Testgeräts 4 abgespeichert, usw.
    [0109] Alsletztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten,für dasdem Treiberkanal 9b zugeordnete Verzögerungsglied ermittelten Verzögerungszeitentdelay,4,1, tdelay,4,2,tdelay,4,3, etc. gebildet, und die so ermittelte(Mittelwerts-)Verzögerungszeit(bzw. die dieser zugeordnete Einstellung des Verzögerungsglieds)für denNormalbetrieb des Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechendeVerzögerungsgliedfest eingestellt.
    [0110] Daraufhinwird ein weiterer Kalibrierverfahrens-Hauptschritt IIb durchgeführt: Hierbeiwird der Wafer 1 (vorteilhaft automatisch, d.h. durch eineentsprechende Maschine) zunächstwieder von der Unterseite der probecard weg-, und dann in seitlicherRichtung bewegt, und daraufhin so zur Unterseite der probecard 2 hinbewegt (vgl. z.B. die in 2 gezeigten Pfeile A, B), dassdie einem ((zweiten) Nicht-Referenz-) Treiberkanal (z.B. dem Treiberkanal 8c)zugeordnete, und mit diesem elektrisch verbundene Kontakt-Nadelder probecard 2 – in einem(fünften)Strukturfeld IIb des Wafers 1 – ein für diesen Treiberkanal 8c vorgesehenesKontakt-Feld 6i kontaktiert, und dass die dem o.g. Referenz-Komparatorkanal 9a zugeordnete,und mit diesem elektrisch verbundene Kontakt-Nadel der probecard 2 – in dem(fünften)Strukturfeld IIb des Wafers 1 – ein für diesen Komparatorkanal 9a vorgesehenesKontakt-Feld 6k kontaktiert.
    [0111] Wieaus 3 hervorgeht, ist das für den Treiberkanal 8c vorgeseheneKontakt-Feld 6i – im fünften StrukturfeldIIb des Wafers 1 – über eineentsprechende, durch die Kalibrier-Routing-Struktur auf dem Wafer 1 geschaffeneLeitung 10e elektrisch mit dem für den Referenz-Komparatorkanal 9a vorgesehenenKontakt-Feld 6k verbunden.
    [0112] Einvom Testgerät 4 amTreiberkanal 8c (zu einem bestimmten, z.B. in Bezug zueinem Referenz-Takt (z.B. dessen positive Flanke) gewählten, demo.g. Referenz-Zeitpunkt entsprechenden Zeitpunkt t0)angelegtes – durchdas entsprechende, für denTreiberkanal 8c vorgesehene Verzögerungs-Glied entsprechendzeitlich verzögertausgegebene – Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal wird über den Treiberkanal 8c unddie diesem zugeordnete Kontakt-Nadel der probecard 2 andas fürden Treiberkanal 8c vorgesehene Kontakt-Feld 6i weitergeleitet.
    [0113] Vondem Kontakt-Feld 6i aus wird das Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal über die o.g. Wafer-Leitung 10e andas fürden Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6k weitergeleitet,und dort von der dem Referenz-Komparatorkanal 9a zugeordnetenKontakt-Nadel der probecard 2 abgegriffen, und zu einem(z.B. auf den Referenz-Takt(z.B. dessen positive Flanke) beziehbaren, aufgrund der Signal-Laufzeitgegenüberdem o.g. Kalibrier-Test-Signal-Ausgabe-Zeitpunktverzögerten)Zeitpunkt tx,5,1 („Test-Signal-Eingabe-Zeitpunkt") über deno.g. Referenz-Komparatorkanal 9a dem Testgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch das entsprechende, für den Referenz-Komparatorkanal 9a vorgeseheneVerzögerungs-Gliedentsprechend zeitlich verzögertin das Testgerät 4 eingegebenwird).
    [0114] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,5,1 desdurch den Referenz-Komparatorkanal 9a zugeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – o.g., vorbestimmten(ebenfalls auf z.B. die positive Flanke des Referenz-Takts bezogenen) – Referenz-Zeitpunkttx verglichen (Kalibrier-Verfahren-Sub-SchrittIIb,1).
    [0115] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,1 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Treiberkanal 8c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0116] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,1 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0117] Daraufhinwird erneut vom Testgerät 4 am o.g.Treiberkanal 8c ein – durchdas Verzögerungs-Gliedentsprechend (unterschiedlich wie vorher) zeitlich verzögertes – Kalibrier-Test-Signalbzw. Kalibrier-Test-Impuls-Signal angelegt, und über den Treiberkanal 8c unddie diesem zugeordnete Kontakt-Nadel der probecard 2, dasfür denTreiberkanal 8c vorgesehene Kontakt-Feld 6i, dieWafer-Leitung 10e,das fürden o.g. Referenz-Komparatorkanal 9a vorgesehene Kontakt-Feld 6k,die dem Referenz-Komparatorkanal 9a zugeordnete Kontakt-Nadelder probecard 2, und den Referenz-Komparatorkanal 9a demTestgerät 4 zugeführt (wobeidas Kalibrier-Test-Signal durch das entsprechende, für den Komparatorkanal 9a vorgeseheneVerzögerungs-Gliedentsprechend verzögertzu einem Test-Signal-Eingabe-Zeitpunkt tx,5,2 indas Testgerät 4 eingegebenwird).
    [0118] ImTestgerät 4 wirdder Test-Signal-Eingabe-Zeitpunkt tx,5,2 desdurch den Komparatorkanal 9a zugeführten, und durch das entsprechendeVerzögerungsgliedentsprechend verzögertenKalibrier-Test-Signals gemessen (beispielsweise durch Messung derseit der letzten, positiven Flanke des Referenz-Takts vergangenenZeit), und mit dem – vorbestimmten – Referenz- Zeitpunkt tx verglichen (Kalibrier-Verfahren-Sub-SchrittIIb,2).
    [0119] Istder Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,2 größer alsder Wert des Referenz-Zeitpunkts tx, wirddie durch das dem Treiberkanal 8c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend verringert.
    [0120] Istdemgegenüberder Wert des Test-Signal-Eingabe-Zeitpunkts tx,5,2 kleinerals der Wert des Referenz-Zeitpunkts tx,wird die durch das dem Treiberkanal 8c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöht.
    [0121] Daraufhinwird erneut vom Testgerät 4 am Treiberkanal 8c einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signal angelegt,und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkttx,5,3 des durch den Referenz-Komparatorkanal 9a rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, und mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, usw., usw., bis ermittelt wird,dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw, im Wesentlichen identischsind (Kalibrier-Verfahren-Sub-SchrittIIb,3).
    [0122] Diedurch das dem Treiberkanal 8c zugeordnete Verzögerungsgliedhervorgerufene Verzögerungszeittdelay,5,1 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden in einer entsprechenden Speichereinrichtung desTestgeräts 4 abgespeichert(Kalibrier-Verfahren-Sub-Schritt IIb,4).
    [0123] Daraufhinwird – absichtlich – die Einstellung desdem Treiberkanal 8c zugeordneten Verzögerungsglieds wieder entsprechendgeändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert, und erneut den o.g. Kalibrier-Verfahren-Sub-Schritten IIb,1–IIb,4 entsprechendeSchritte durchgeführt.
    [0124] Mitanderen Worten wird erneut vom Testgerät 4 am Treiberkanal 8c einentsprechendes Kalibrier-Test-Signal bzw. Kalibrier-Test-Impuls-Signalangelegt, und im Testgerät 4 derTest-Signal-Eingabe-Zeitpunkt des durch den Referenz-Komparatorkanal 9a rückgeführten, unddurch das entsprechende Verzögerungsgliedentsprechend verzögertenKalibrier-Test-Signalsgemessen, mit dem – vorbestimmten – Referenz-Zeitpunkt tx verglichen, etc., etc., bis – erneut – ermitteltwird, dass der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunkttx identisch bzw. im Wesentlichen identischsind.
    [0125] Diedurch das dem Treiberkanal 8c zugeordnete Verzögerungsglieddann hervorgerufene Verzögerungszeittdelay,5,2 (bzw. die jeweilige Einstellungdes Verzögerungsgliedscharakterisierende Daten) werden – erneut – in der o.g. Speichereinrichtungdes Testgeräts 4 abgespeichert.
    [0126] Daraufhinkann – erneut – absichtlichdie Einstellung des dem Treiberkanal 8c zugeordneten Verzögerungsgliedswieder entsprechend geändert,z.B. die durch das Verzögerungsgliedhervorgerufene Verzögerungszeitentsprechend erhöhtoder verringert werden, und könnenerneut den o.g. Kalibrier-Verfahren-Sub-SchrittenIIb,1–IIb,4entsprechende Schritte durchgeführtwerden.
    [0127] Die – bei Identität des Test-Signal-Eingabe-Zeitpunkts,und Referenz-Zeitpunkts tx – für das demTreiberkanal 8c zugeordnete Verzögerungsglied dann ermittelteVerzögerungszeittx,5,3 (bzw. die jeweilige Einstellung desVerzögerungsgliedscharakterisierende Daten) werden – erneut – in der Speichereinrichtungdes Testgeräts 4 abgespeichert,usw.
    [0128] Alsletztes wird ein Mittelwert der in der Speichereinrichtung abgespeicherten,für dasdem Treiberkanal 8c zugeordnete Verzögerungsglied ermittelten Verzögerungszeitentx,5,1, tx,5,2,tx,5,3, etc. gebildet, und die so ermittelte(Mittelwerts-)Verzögerungszeit (bzw.die dieser zugeordnete Einstellung des Verzögerungsglieds) für den Normalbetriebdes Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellung für das entsprechendeVerzögerungsgliedfest eingestellt.
    [0129] Alsnächsteskönnen – für einenweiteren ((dritten) Nicht-Referenz-)Treiberkanal (und unter Verwendung des – in 3 gezeigten – sechsten Wafer-StrukturfeldsIIc, und – weiterhin – des Referenz-Komparatorkanals 9a) – dann entsprechend mehrfachhintereinander entsprechende Kalibrier-Verfahren-Sub-Schritte durchgeführt werden,wie oben fürden ersten und zweiten Nicht-Referenz-Treiberkanal 8b, 8c anhandder Kalibrier-Verfahren-Subschritte IIa,1–IIa,4 bzw. IIb,1–IIb,4 erläutert (d.h. – mehrfachhintereinander – deno.g. Kalibrier-Verfahren-Subschritten IIa,1–IIa,4 bzw. IIb,1–IIb,4 entsprechendeKalibrier-Verfahren-Subschritte).
    [0130] Dabeikönnen – entsprechendwie oben erläutert – für den ((dritten)Nicht-Referenz-) Treiberkanal, bzw. das diesem zugeordnete VerzögerungsgliedVerzögerungszeitenermittelt werden, fürdie der Test-Signal-Eingabe-Zeitpunkt, und der Referenz-Zeitpunktstx identisch bzw. im Wesentlichen identischsind.
    [0131] Daraufhinkann – wiederum – ein Mittelwert derentsprechenden, ermittelten Verzögerungszeiten gebildetwerden, und die so ermittelte (Mittelwerts-)Verzögerungszeit (bzw. die dieserzugeordnete Einstellung des Verzögerungsglieds)für denNormalbetrieb des Testgeräts 4 (beimTesten von Bauelementen) als Standard-Verzögerungszeit bzw. Standard-Einstellungfür dasentsprechende Verzögerungsgliedfest eingestellt werden.
    [0132] Deno.g. Verfahrensschritten IIa, IIb, IIc entsprechende Schritte (mitjeweils mehrfach hintereinander durchgeführten, den o.g. Kalibrier-Verfahren-SubschrittenIIa,1–IIa,4bzw. IIb,1–IIb,4entsprechenden Kalibrier-Verfahren-Subschritten) werden – unterVerwendung des o.g. Referenz-Komparatorkanals 9a – für sämtlicheNicht-Referenz-Treiberkanäle durchgeführt.
    [0133] Vorteilhaftkönnendie in 2 gezeigten Treiberkanäle 8a, 8b, 8c,und/oder die Komparatorkanäle 9a, 9b, 9c,alle die gleiche Längeaufweisen, und/oder könnendie Längender den Referenz-Treiberkanal 8a mit den jeweiligen (Nicht-Referenz-) Komparatorkanälen 9b, 9c verbindendenWafer-Leitungen 10a, 10b, 10c jeweilsim wesentlichen gleich groß sein,und/oder könnendie Längender die jeweiligen (Nicht-Referenz-) Treiberkanäle 8b, 8c mitdem Referenz-Komparatorkanal 9a verbindenden Wafer-Leitungen 10d, 10e, 10f jeweilsim wesentlichen gleich groß sein(und z.B. im wesentlichen gleich groß wie diejenigen der den Referenz-Treiberkanal 8a mitden jeweiligen (Nicht-Referenz-) Komparatorkanälen 9b, 9c verbindendenWafer-Leitungen 10a, 10b, 10c).
    [0134] Bereitsvor (oder alternativ nach) der Durchführung der o.g. Verfahrens-SchritteIa, Ib, Ic, IIa, IIb, IIc, etc. können der Referenz-Treiberkanal 8a und derReferenz-Komparatorkanal 9a so abgeglichen werden, dass(z.B. auf eine positive Flanke des Referenz-Takts bezogen) für beideReferenz-Kanäle 8a, 9a derWert fürden o.g. Referenz-Zeitpunkt tx identischist, bzw. fürbeide Referenz-Kanäle 8a, 9a ein identischerWert fürden o.g. Referenz-Zeitpunkt tx verwendetwerden kann.
    [0135] Beispielsweisekönnenhierzu – unterVerwendung herkömmlicherMessverfahren – derReferenz-Kanal 8a, und der Referenz-Kanal 9a soabgeglichen werden (z.B. durch entsprechende Einstellung des demjeweiligen Referenz-Kanal 8a, 9a zugeordnetenVerzögerungsglieds,bzw. Anpassung der durch das dem jeweiligen Referenz-Kanal 8a, 9a zugeordnetenVerzögerungsgliedhervorgerufenen Verzögerungszeit),dass sich fürden Referenz-Treiberkanal 8a und den Referenz-Komparatorkanal 9a – insgesamt – jeweilsidentische Signal-Laufzeiten bzw.Signal-Verzögerungszeitenergeben.
    [0136] Mitdem o.g. Verfahren und System wird eine eine relativ hohe Genauigkeitliefernde probecard – und/oderTestgerät-Kalibrierung erreicht,die unabhängigvon der jeweils eingesetzten probecard 2 ist, und wobeider fürdie Kalibrierung notwendige Zeitaufwand insgesamt relativ geringgehalten werden kann.
    1 Kalibrier-Wafer 2 probecard 3 Test-Station 4 Testgerät 5 Test-System 6a Kontakt-Feld 6b Kontakt-Feld 6c Kontakt-Feld 6d Kontakt-Feld 6e Kontakt-Feld 6f Kontakt-Feld 6g Kontakt-Feld 6h Kontakt-Feld 6i Kontakt-Feld 6k Kontakt-Feld 61 Kontakt-Feld 6m Kontakt-Feld 7a Kontakt-Nadeln 7b Kontakt-Nadeln 7c Kontakt-Nadeln 7d Kontakt-Nadeln 7e Kontakt-Nadeln 8a Treiberkanal 8b Treiberkanal 8c Treiberkanal 9a Komparatorkanal 9b Komparatorkanal 9c Komparatorkanal 10a Leitung 10b Leitung 10c Leitung 10d Leitung 10e Leitung 10f Leitung 11 Wafer Ia Strukturfeld Ib Strukturfeld Ic Strukturfeld IIa Strukturfeld IIb Strukturfeld IIc Strukturfeld
    权利要求:
    Claims (16)
    [1] Einrichtung (1) zum Kalibrieren einerprobecard (2) bzw. eines Halbleiter-Bauelement-Testgeräts (4),welche aufweist: – einenersten Anschluß (6a, 6g),an welchem ein entsprechendes Signal, insbesondere Kalibrier-Signaleingegeben werden kann, und einen zweiten, mit dem ersten Anschluß (6a, 6h)verbundenen oder verbindbaren Anschluß (6b), an welchemdas Signal, insbesondere Kalibrier-Signal ausgegeben werden kann,und – einendritten Anschluß (6c, 6i),an welchem ein entsprechendes, weiteres Signal, insbesondere Kalibrier-Signal eingegebenwerden kann, und einen vierten, mit dem dritten Anschluß (6c, 6i)verbundenen oder verbindbaren Anschluß (6d, 6k),an welchem das weitere Signal, insbesondere Kalibrier-Signal ausgegebenwerden kann.
    [2] Einrichtung (1) nach Anspruch 1, welcheso ausgestaltet ist, dass – ineiner ersten Stellung einer probecard (2) – ein erster,mit einem Referenz-Treiberkanal (8a) verbundener oder verbindbarerKontakt (7a) der probecard (2) den ersten Anschluß (6a) kontaktiert,und ein zweiter, mit einem ersten Komparatorkanal (9b)verbundener oder verbindbarer Kontakt (7b) der probecard(2) den zweiten Anschluß (6b).
    [3] Einrichtung (1) nach Anspruch 2, welcheso ausgestaltet ist, dass – ineiner zweiten Stellung der probecard (2) – der erste,mit dem Referenz-Treiberkanal (8a) verbundene oder verbindbareKontakt (7a) der probecard (2) den dritten Anschluß (6c)kontaktiert, und ein dritter, mit einem zweiten Komparatorkanal(9c) verbundener oder verbindbarer Kontakt der probecard(2) den vierten Anschluß (6d).
    [4] Einrichtung (1) nach Anspruch 1, welcheso ausgestaltet ist, dass – ineiner ersten Stellung einer probecard (2) – ein erster,mit einem ersten Treiberkanal (8b) verbundener oder verbindbarerKontakt der probecard (2) den ersten Anschluß (6g)kontaktiert, und ein zweiter, mit einem Referenz-Komparatorkanal(9a) verbundener oder verbindbarer Kontakt der probecard(2) den zweiten Anschluß (6h).
    [5] Einrichtung (1) nach Anspruch 4, welcheso ausgestaltet ist, dass – ineiner zweiten Stellung der probecard (2) – ein dritter,mit einem zweiten Treiberkanal (8c) verbundener oder verbindbarerKontakt der probecard (2) den dritten Anschluß (6i)kontaktiert, und der zweite, mit dem Referenz-Komparatorkanal (9a) verbundeneoder verbindbare Kontakt der probecard (2) den viertenAnschluß (6k).
    [6] Einrichtung (1) nach einem der vorhergehendenAnsprüche,welche ein Wafer ist.
    [7] Einrichtung (1) nach Anspruch 6, bei welcher dererste Anschluß (6a, 6g)und der zweite Anschluß (6b, 6h),und/oder der dritte Anschluß (6c, 6i),und der vierte Anschluß (6d, 6k) über eineoder mehrere auf oder in dem Wafer geschaffene Strukturen (10a, 10b, 10d, 10e)verbunden sind.
    [8] System, welches aufweist: eine Einrichtung (1) nacheinem der vorhergehenden Ansprüche,und eine probecard (2).
    [9] System nach Anspruch 8, welches zusätzlich aufweist:ein – andie probecard (2) anschließbares – Halbleiter-Bauelement-Test-Gerät (4).
    [10] Verfahren zum Kalibrieren einer probecard (2)bzw. eines Halbleiter-Bauelement-Testgeräts (4), insbesondereunter Verwendung einer Einrichtung (1) nach einem der Ansprüche 1 bis9, welches die Schritte aufweist: – Ausgeben eines Signals, insbesondereKalibrier-Signalsan einem Treiberkanal (8a, 8b) eines Halbleiter-Bauelement-Test-Geräts (4); – Rückführen desSignals, insbesondere Kalibrier-Signalsan das Halbleiter-Bauelement-Test-Gerät (4) über eine anden Treiberkanal (8a, 8b) angeschlossene probecard(2), eine an diese angeschlossene Einrichtung (1),und einen an die probecard (2) angeschlossenen Komparatorkanal(9a, 9b) des Halbleiter-Bauelement-Test-Geräts (4).
    [11] Verfahren nach Anspruch 10, welches außerdem denSchritt aufweist: Verändernder durch eine an den Komparatorkanal (9b) angeschlossenenVerzögerungseinrichtungbewirkten Signal-Verzögerungszeitso, dass die Signallaufzeit des Signals, insbesondere Kalibrier-Signalsdurch den Treiberkanal (8a) und den Komparatorkanal (9b)einem vorbestimmten Wert (tx) entspricht.
    [12] Verfahren nach Anspruch 10 oder 11, welches außerdem dieSchritte aufweist: – Ausgebeneines weiteren Signals, insbesondere eines weiteren Kalibrier-Signalsan dem Treiberkanal (8a) des Halbleiter-Bauelement-Test-Geräts (4); – Rückführen desweiteren Signals, insbesondere des weiteren Kalibrier-Signals andas Halbleiter-Bauelement-Test-Gerät (4) über diean den Treiberkanal (8a) angeschlossene probecard (2),die an diese angeschlossene Einrichtung (1), und einenweiteren, an die probecard (2) angeschlossenen Komparatorkanal (9c)des Halbleiter-Bauelement-Test-Geräts (4).
    [13] Verfahren nach Anspruch 12, welches außerdem denSchritt aufweist: Verändernder durch eine an den weiteren Komparatorkanal (9c) angeschlossenenVerzögerungseinrichtungbewirkten Signal-Verzögerungszeitso, dass die Signallaufzeit des weiteren Signals, insbesondere desweiteren Kalibrier-Signalsdurch den Treiberkanal (8a) und den weiteren Komparatorkanal(9c) dem vorbestimmten Wert (tx)entspricht.
    [14] Verfahren nach Anspruch 10, welches außerdem denSchritt aufweist: Verändernder durch eine an den Treiberkanal (8b) angeschlossenenVerzögerungseinrichtungbewirkten Signal- Verzögerungszeit so,dass die Signallaufzeit des Signals, insbesondere Kalibrier-Signalsdurch den Treiberkanal (8b) und den Komparatorkanal (9a)einem vorbestimmten Wert (tx) entspricht.
    [15] Verfahren nach Anspruch 14, welches außerdem dieSchritte aufweist: – Ausgebeneines weiteren Signals, insbesondere eines weiteren Kalibrier-Signalsan einem weiteren Treiberkanal (8c) des Halbleiter-Bauelement-Test-Geräts (4); – Rückführen desweiteren Signals, insbesondere des weiteren Kalibrier-Signals andas Halbleiter-Bauelement-Test-Gerät (4) über diean den weiteren Treiberkanal (8c) angeschlossene probecard(2), die an diese angeschlossene Einrichtung (1),und den an die probecard (2) angeschlossenen Komparatorkanal(9a) des Halbleiter-Bauelement-Test-Geräts (4).
    [16] Verfahren nach Anspruch 15, welches außerdem denSchritt aufweist: Verändernder durch eine an den weiteren Treiberkanal (8c) angeschlossenen Verzögerungseinrichtungbewirkten Signal-Verzögerungszeitso, dass die Signallaufzeit des weiteren Signals, insbesondere desweiteren Kalibrier-Signals durchden weiteren Treiberkanal (8c) und den Komparatorkanal(9a) dem vorbestimmten Wert (tx)entspricht.
    类似技术:
    公开号 | 公开日 | 专利标题
    US10114073B2|2018-10-30|Integrated circuit testing
    US6911814B2|2005-06-28|Apparatus and method for electromechanical testing and validation of probe cards
    US7443188B2|2008-10-28|Electronic device having an interface supported testing mode
    EP0202905B1|1992-07-22|Integrierte Halbleiterschaltungen mit Schaltungselementen zur Untersuchung der integrierten Schaltungen sowie Mittel zum Prüfen der Schaltungselemente
    TW591238B|2004-06-11|Timing calibration and timing calibration verification of electronic circuit testers
    US6791344B2|2004-09-14|System for and method of testing a microelectronic device using a dual probe technique
    KR100840800B1|2008-06-23|시험 장치, 위상 조정 방법, 및 메모리 제어기
    US6815971B2|2004-11-09|Method and apparatus for stress testing integrated circuits using an adjustable AC hot carrier injection source
    US6606575B2|2003-08-12|Cross-correlation timing calibration for wafer-level IC tester interconnect systems
    US7486095B2|2009-02-03|System for measuring signal path resistance for an integrated circuit tester interconnect structure
    US7994803B2|2011-08-09|Calibration substrate
    TWI320958B|2010-02-21|Testing of a semiconductor device
    US6954079B2|2005-10-11|Interface circuit coupling semiconductor test apparatus with tested semiconductor device
    KR100328616B1|2002-03-14|Ｉｃ시험장치의 스큐조정방법 및 그 방법에 사용되는 의사 디바이스
    US7036055B2|2006-04-25|Arrangements for self-measurement of I/O specifications
    US6909297B2|2005-06-21|Probe card
    KR101207090B1|2012-11-30|테스트 채널의 원격 버퍼 방법 및 장치
    KR100500454B1|2005-07-12|메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템
    US6999889B2|2006-02-14|Semiconductor device having a test circuit for testing an output circuit
    US7414421B2|2008-08-19|Insertable calibration device
    US7466160B2|2008-12-16|Shared memory bus architecture for system with processor and memory units
    TWI282430B|2007-06-11|System and method of testing integrated circuit and preconditioning integrated circuit
    US7808258B2|2010-10-05|Test interposer having active circuit component and method therefor
    KR101293381B1|2013-08-05|전자 장치를 테스트하기 위한 시스템의 동작 주파수를증가시키는 방법 및 장치
    US6986086B2|2006-01-10|Method and device for simultaneous testing of a plurality of integrated circuits
    同族专利:
    公开号 | 公开日
    US20060005089A1|2006-01-05|
    DE102004031436B4|2006-07-27|
    US7375508B2|2008-05-20|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2006-01-26| OP8| Request for examination as to paragraph 44 patent law|
    2007-01-25| 8364| No opposition during term of opposition|
    2008-02-07| 8327| Change in the person/name/address of the patent owner|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-06-05| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
    2015-10-13| R081| Change of applicant/patentee|Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
    2016-01-01| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410031436|DE102004031436B4|2004-06-29|2004-06-29|Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts|DE200410031436| DE102004031436B4|2004-06-29|2004-06-29|Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts|
    US11/167,930| US7375508B2|2004-06-29|2005-06-28|Device and a process for the calibration of a semiconductor component test system|
    [返回顶部]